Xilinx KCU116: Den kostnadseffektiva FPGA-utvecklingsplattformen för nätverk och lagring med 100 Gbit/s

Kintex® UltraScale+™-familjen anses ha den bästa balansen mellan pris, prestanda och effekt av alla FPGA-enheter som baseras på TSMC 16 nm FinFET-teknik från Xilinx®. Genom att kombinera det nya UltraRAM-minnet och den nya tekniken för optimering av sammankoppling (SmartConnect) ger enheten den mest kostnadseffektiva lösningen för tillämpningar som kräver transceivrar med hög kapacitet för anslutningskärnor med 100 Gbit/s. Familjen är särskilt utformad för nätverks- och lagringstillämpningar, som t.ex. paketbehandling av nätverk och trådlös MIMO-teknik, kabelanslutna nätverk med 100 Gbit/s, nätverksacceleration för industriella nätverk och datacenter samt acceleration av NVMe SSD-lagring (solid-state drive). Artikeln visar 100 Gbit/s-lösningen i nätverk med TCP Offload Engine och implementering av NVMe SSD i utvärderingssatsen KCU116 från Xilink med hjälp av TOE100G-IP Core från Design Gateway som är avsedd för processorlösningar med 12 Gbit/s TCP-överföring över 100 GbE-gränssnittet och NVMeG4-IP Core som kan uppnå en otroligt snabb prestanda på cirka 4 Gbit/s per SSD.

Introduktion till utvärderingssatsen UltraScale+ KCU116 från Kintex®

KCU116 är perfekt för att utvärdera viktiga funktioner i Kintex UltraScale+, i synnerhet transceiverprestandan på 28 Gbit/s. Satsen är väl lämpad för snabb prototyptillverkning baserat på FPGA-enheten XCKU5P-2FFVB676E FPGA.

På kortet finns en inbyggd 1 GB 32-bitars DDR4-2666, FMC-expansionsportar för 1 x M.2 NVMe SSD och PCIe Gen4 x8-vägar för upp till 2 x M.2 NVMe SSD-gränssnitt. GTY-transceivrarna med 16 x 28 Gbit/s finns för implementering i både PCIe Gen4- och 100 GbE-gränssnitten och har en mängd olika perifera gränssnitt och FPGA-logik för användaranpassade konstruktioner.

Figur 1: Utvärderingssatsen KCU116. (Bildkälla: Xilinx Inc.)

Tillsammans med IP Cores från Design Gateway, har KCU116 allt som behövs för att utveckla toppmoderna nätverks- och lagringslösningar med 100 Gbit/s utan att behöva stöd för MPSoC.

Implementering av nätverks- och lagringslösningar med 100 Gbit/s

Figur 2: nätverks- och lagringslösningar med 100 Gbit/s baserat på KCU116. (Bildkälla: Design Gateway)

Även om enheten Kintex UltraScale+ inte använder MPSoC-teknik som Zynq UltraScale+ är det möjligt att implementera behandling av nätverks- och NVMe-lagringsprotokoll utan att behöva processorer och operativsystem genom att utnyttja lösningen IP Core från Design Gateway:

1. TOE100G-IP: 100 GbE IP-kärna med fullständig TCP-protokollstack utan behov av en CPU
2. NVMeG4-IP: fristående NVMe-värdstyrenhet med inbyggd PCIe Gen4 Soft IP

Både TOE100G-IP och NVMeG4-IP kan fungera utan processor/operativsystem/drivrutin. Användarlogik för kontroll- och datavägar där båda internetprotokollen kan implementeras av ren hårdvarulogik eller av bare-metal OS från Microblaze, vilket gör det möjligt att utveckla tillämpningar och algoritmer på hög nivå snabbare och enklare utan att behöva oroa sig för komplicerade nätverks- och NVMe-protokoll. Detta öppnar nya möjligheter för avancerade lösningar på systemnivå, t.ex. insamling av givarinformation, beräkningar på kortet och AI-baserade edge computing-enheter.

TOE100G-IP från Design Gateway för enheten UltraScale+

Figur 3: System med TOE100G-IP (Bildkälla: Design Gateway)

IP-kärnan TOE100G implementerar TCP/IP-stacken (i kretslogik) och ansluts till modulen 100 Gbit/s Ethernet-delsystemet från Xilink för maskinvaran i det lägre lagret. Användargränssnittet för TOE100G IP består av ett registergränssnitt för styrsignaler och ett FIFO-gränssnitt för datasignaler. TOE100G IP är utformad för att ansluta till 100 Gbit/s Ethernet-delsystemet som använder en 512-bitars AXI4-ST för att ansluta till användargränssnittet. Ethernet-delsystemet, som tillhandahålls av Xilinx, innehåller EMAC-, PCS- och PMA-funktioner. Klockfrekvensen för användargränssnittet i delsystemet för 100 Gbit/s Ethernet är 322,265625 MHz.

Funktioner i TOE100G IP

• Fullständig implementering av TCP/IP-stack
• Stödjer en session med en TOE100G IP (multisession kan implementeras genom att använda flera TOE100G IP)
• Stöd för både server- och klientläge (passivt/aktivt öppnande och stängning)
• Stödjer Jumbo-ramar
• Enkelt datagränssnitt med standard FIFO-gränssnitt
• Enkelt kontrollgränssnitt via RAM-gränssnitt med en enda port

FPGA-resursanvändningen på XCKU5P-2FFVB676E FPGA-enheten visas i tabell 1 nedan.

Tabell 1: Exempel på implementeringsstatistik för enheten Kintex Ultrascale+

Mer information om TOE100G-IP finns i databladet som kan laddas ner från Design Gateways webbplats.

NVMe PCIe Gen4 värdstyrenhet från Design Gateway för GTY-transceivrar

Kintex UltraScale+ har en GTY-transceiver med stöd för ett PCIe Gen4-gränssnitt, men ett integrerat PCIe Gen4-block och en ARM-processor finns inte tillgängliga.

Design Gateway löste detta problem genom att utveckla kärnan NVMeG4-IP som kan köras som en fristående NVMe-värdstyrenhet med inbyggd PCIe soft IP och PCIe bridge-logik i en enda kärna. Genom att aktivera SSD-åtkomst för NVMe PCIe Gen4 förenklas användargränssnittet och standardfunktioner kan utformas för enkel användning utan att man behöver känna till NVMe-protokollet.

Figur 4: Blockschema på NVMeG4-IP. (Bildkälla: Design Gateway)

Funktioner i NVMeG4-IP

• Kan implementera applikationslager, transaktionslager, datalänklager och vissa delar av det fysiska lagret för att få tillgång till NVMe-SSD utan processor eller externt DDR-minne
• Fungerar tillsammans med Xilinx PCIe PHY IP konfigurerad som ett PCIe Gen4 med 4 banor (256-bitars bussgränssnitt)
• Inkluderar en RAM-databuffert på 256 Kbyte
• Har stöd för sex kommandon, dvs. identifiering, avstängning, skrivning, läsning, SMART och rensning (ytterligare stöd för fler kommandon finns som tillval)
• Användarens klockfrekvens måste vara högre än eller lika med PCIe-klockan (250 MHz för Gen4)

FPGA-resursanvändningen på XCKU5P-2FFVB676E FPGA-enheten visas i tabell 2 nedan.

Tabell 2: Exempel på implementeringsstatistik för enheten Kintex Ultrascale+.

Mer information om NVMeG4-IP finns i databladet som kan laddas ner från Design Gateways webbplats.

Exempel på implementering av TOE100G-IP och prestandaresultat för KCU116

Figur 5 visar en översikt av den referenskonstruktion som baseras på KCU116 för att demonstrera implementeringen av TOE100G-IP. Demonstrationssystemet innehåller Bare-metal OS från Microblaze Systems, användarlogik och 100 Gbit/s Ethernet-delsystem från Xilink.

Figur 5: Blockschema över demonstrationssystemet TOE100G-IP. (Bildkälla: Design Gateway)

Demonstrationssystemet är utformat för att utvärdera TOE100G-IP-drift i både klient- och serverläge. Testlogiken gör det möjligt att skicka och ta emot data med ett testmönster för högsta möjliga datahastighet på användargränssnittets sida. För ett 100 GbE-gränssnitt med KCU116 krävs fyra SFP+ transceivrar (25GBASE-R) och en fiberkabel enligt figur 6.

Figur 6: konfiguration av demonstrationsmiljö för TOE100G-IP på KCU116. (Bildkälla: Design Gateway)

Ett exempel på testresultat vid jämförelse av 100G med andra (1G/10G/25G/40G) visas i figur 7.

Figur 7: Prestanda hos TOE100G-IP jämfört med 1G/10G/25G/40G på KCU116. (Bildkälla: Design Gateway)

Testresultatet visar att TOE100G-IP kan uppnå en hastighet i TCP-överföringen på cirka 12 Gbit/s.

Exempel på implementering av av NVMeG4-IP och prestandaresultat för KCU116

Figur 8 visar en översikt av referenskonstruktionen som baseras på KCU116 för att demonstrera implementeringen av 1CH NVMeG4-IP. Det är möjligt att implementera flera instanser av NVMeG4-IP för att uppnå högre lagringsprestanda om FPGA-resurserna är tillgängliga från den användaranpassade konstruktionen.

För mer information om referenskonstruktioner för NVMeG4-IP, se dokumentet Referenskonstruktion för NVMeG4-IP som finns på Design Gateways webbplats.

Figur 8: översikt av referenskonstruktion för NVMeG4-IP. (Bildkälla: Design Gateway)

Demonstrationssystemet är utformat för att skriva/verifiera data med NVMe SSD-enheten på KCU116. Användaren kontrollerar testverksamheten via en seriell konsol. För att NVMe SSD:n ska kunna anslutas till KCU116 krävs adapterkortet AB18-PCIeX16 i enlighet med vad som visas i figur 9.

Figur 9: demonstrationsmiljön NVMeG4-IP konfigurerad på KCU116. (Bildkälla: Design Gateway)

Ett exempel på testresultat när demonstrationssystemet körs på en KCU116 med en 512 GB Samsung 970 Pro visas i figur 10.

Figur 10: Prestanda för NVMe SSD-läsning/skrivning på KCU116 vid användning av Samsung 970 PRO S. (Bildkälla: Design Gateway)

Sammanfattning

Både TOE100G-IP och NVMeG4-IP Core erbjuder en lösning för att utnyttja anslutningskapaciteten på 100 Gbit/s med KCU116-kortet för implementering av nätverks- och NVMe-lagringsapplikationer. En TOE100G-IP kan överföra cirka 12 GB TCP via 100 GbE. NVMeG4-IP kan ge mycket högpresterande lagring med NVMe PCIe Gen4 och cirka 4 Gbit/s per SSD. Flera instanser av NVMeG4-IP kan användas för att bilda en RAID0-kontroller och öka lagringsprestandan för att matcha överföringshastigheten på 100 GbE.

Utvärderingssatsen KCU116 och Design Gateways IP-lösningar för nätverk och lagring gör det möjligt att uppnå målet om högsta möjliga prestanda med lägsta möjliga användning av FPGA-resurser, för en mycket kostnadseffektiv lösning eller produkt baserad på enheten Kintex UltraScale+® från Xilinx®.

För mer information om TOE100G-IP och NVMeG4-IP finns databladet, tillgänglig referenskonstruktion och inställningar för demonstrationsmiljöer tillgängliga på Design Gateways webbplats, som du hittar på följande adress:

https://dgway.com/TOE100G-IP_X_E.html

https://dgway.com/NVMeG4-IP_X_E.html