Webinar - Understanding RISC-V Architecture and Implementation on an FPGA

In DigiKey’s upcoming webinar, speaker Sarah L. Harris, Associate Professor of Electrical and Computer Engineering at the University of Nevada, will teach attendees about the RISC-V (pronounced risk five) processor core. Topics covered will include programming, memory hierarchy, and implementation on an FPGA.

Please join us on February 23, 2022 at 2:00 PM CST. Can’t make it? That’s ok! Everyone who registers will receive a recording after it’s over.

Click here to register today: https://event.on24.com/wcc/r/3606359/8C64559CCB740EBD2485729CD7151AE8?partnerref=blog

Om skribenten

Image of Ashley Awalt

Ashley Awalt är utvecklare av tekniskt innehåll och har varit hos oss på DigiKey sedan 2011. Hon har nyligen tagit sin universitetsexamen i tillämpad vetenskap inom elektronikteknik och automatiserade system på Northland Community & Technical College med ett DigiKey-stipendium. I sin nuvarande roll arbetar hon med upprättande av unika tekniska projekt, processdokumentering och produktion av videomaterial för projekten. På fritiden vill Ashley helst – nja, det blir faktiskt inte mycket fritid när man har små barn.

More posts by Ashley Awalt
 TechForum

Have questions or comments? Continue the conversation on TechForum, DigiKey's online community and technical resource.

Visit TechForum